Во второй половине 2028 года Nvidia должна вывести на рынок ускорители вычислений с архитектурой Feynman, и тайваньские источники сообщают, что процесс подготовки к этому дебюту ускоряется, предъявляя к подрядчикам компании повышенные требования с точки зрения готовности новых технологий. Помимо техпроцесса A16 в исполнении TSMC, это подразумевает новые методы упаковки чипов.
Источник изображения: Nvidia
К последним можно отнести трёхмерную компоновку SoIC и метод совместной упаковки оптических соединений (CPO), как поясняет DigiTimes. Для тайваньской TSMC это означает, что ей придётся ускорить строительство фабрик AP7 и AP8, которые будут обрабатывать чипы по методу SoIC. Первоначально ожидалось, что они смогут обрабатывать по 20 000 кремниевых пластин в месяц к концу 2026 года, но теперь план пересмотрен в сторону ускорения, и к концу 2027 года это количество вырастет до 50 000 пластин в месяц. Монтаж инженерных сетей, строительство «чистых комнат» и установка оборудования на этих объектах TSMC вынуждены вестись с опережением первоначального графика.
Ускорители Feynman, помимо использования техпроцесса A16, подразумевают технологию трёхмерной интеграции SoIC, применение кастомизированной памяти типа HBM и совместной упаковки (CPO) оптических соединений. Потребности Nvidia уже давно определяют темпы технологического развития TSMC и её ближайших партнёров. При этом технология трёхмерной упаковки SoIC будет востребована и другими заказчиками TSMC, поэтому ускорение экспансии в…
